'3D-TSV'와 '와이어 본딩' 비교 이미지. (사진=삼성전자 제공)
삼성전자가 '12단 3차원 실리콘 관통전극(3D-TSV)' 기술을 업계 최초로 개발했다고 7일 밝혔다.
삼성전자에 따르면, 12단 3D-TSV는 기존에 금선 와이어를 연결하는 방식이 아닌 반도체 칩 위아래에 머리카락 굵기 20분의 1수준의 전자 이통 통로를 6만개 만드는 패키징 기술이다.
종이의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 가운데 고난도로 평가된다.
와이어 본딩보다 칩들 사이 신호를 주고 받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 점이 특징이다.
삼성전자는 기존 8단 적층 제품과 같은 업계 표준의 패키지 두께(720㎛)를 유지하면서도 12개의 D램 칩을 적층해 고객사가 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 됐다고 설명했다.
또한 고대역폭 메모리에 이 기술을 적용해 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수 있게 됐다.
이 기술에 최신 16Gb D램 칩을 적용하면 업계 최대 용량인 24GB 고대역폭 메모리(HBM) 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.
삼성전자 DS부문 백홍주 부사장은 "인공지능, 자율주행 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다"라며, "반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다"라고 말했다.