화웨이가 최근 '타오(τ) 스케일링 법칙'을 통해 미국의 기술 통제를 우회하는 방안을 발표한 가운데, 베이징대 연구진이 이를 지원할 수 있는 반도체 설계 프로그램을 개발했다고 밝혔다.
28일 홍콩 사우스차이나모닝포스트(SCMP)에 따르면, 베이징대 집적회로학과 연구진이 지난 26일 공개한 전자설계자동화(EDA) 프로그램은 아직 실험용 버전이지만 기존의 반도체 설계와 전혀 다른 방식이다.
EDA 프로그램은 반도체 칩을 설계하고 테스트하는 데 사용하는 전문 소프트웨어이다.
기존 EDA 프로그램은 반도체의 레이어(층)를 설계한 후 이를 쌓아 올리는 방식인 반면, 베이징대는 칩을 하나의 덩어리로 보고 입체(3D) 구조로 통합 설계하는 방식을 내놨다.
입체 설계는 모든 레이어의 배선·트랜지스터 배치를 최적화하고 신호 지연을 줄여 칩의 처리 속도를 높일 수 있는 장점이 있다.
연구진은 "초기 테스트에서 새로운 EDA 방식은 기존 설계 소프트웨어를 사용할 때보다 칩 내부 총 배선 길이를 30% 줄였을 뿐 아니라 성능과 열 관리 측면에서도 향상된 결과를 보였다"고 밝혔다.
해당 EDA 프로그램은 화웨이가 2031년까지 첨단 1.4나노미터급 성능의 칩을 개발하겠다며 제시한 '로직 폴딩' 방식과 호환된다며, "화웨이가 고성능 칩의 성공적인 대량 생산을 향해 나아가는 중요한 발걸음"이라고 SCMP는 평가했다.
베이징대 연구진은 EDA 프로그램을 자체 개발해 미국의 기술 통제를 우회하는 것을 목표로 하고 있다. 현재 EDA 프로그램은 시놉시스와 케이던스 같은 미국 기업들이 시장을 장악하고 있다.