중국의 대표적인 ICT(정보통신기술) 기업인 화웨이가 '무어의 법칙'을 대체할 '타오의 법칙'(the Tau Scaling Law)을 내걸고 반도체 부문에서 삼성·SK하이닉스 등과의 기술 격차를 줄이겠다고 밝혔다. 타오의 법칙은 트랜지스터 밀도를 높이는 것이 아니라 신호 전달 시간을 단축하는 방식이다.
26일 제일재경 등 현지 매체에 따르면, 화웨이 반도체사업부 및 반도체 설계 자회사 하이실리콘 총재를 맡고 있는 허팅보는 전날 열린 콘퍼런스에서 이런 내용을 골자로 한 '반도체 기술의 새로운 발전 방향'을 제시했다.
그는 패러다임을 전환해 '공간의 축소'가 아닌 '시간의 축소'에 초점을 뒀다. 인텔 창업자 고든 무어가 공식화한 '무어의 법칙'은 반도체에 집적되는 트랜지스터 수가 약 2년마다 두 배로 늘고, 성능도 이에 비례해 향상된다는이다.
하지만 나노 단위의 작은 칩에 트랜지스터 밀도를 무작정 늘리기 어려워지면서 한계에 다다랐다는 평가를 받고 있다.
허 총재가 내세운 타오의 법칙은 '로직 폴딩' 기술을 활용해 신호 전달 시간을 줄이는 방식이다. 이를 통해 무어의 법칙이 가진 물리적 제약을 뛰어넘겠다는 것이다. 로직 폴딩은 '시간 분할·공유·재배치'를 통해 회로의 면적·전력·배선 부담을 줄이는 설계 기법이다.
신호 전달 시간을 줄여 단위 시간에 더 많은 신호를 보낼 수 있게 되면 트랜지스터 밀도를 높인 것과 같은 효과를 볼 수 있다.
화웨이는 지난 6년간 타오의 법칙을 바탕으로 반도체 381종을 설계·양산했다. 올가을 처음으로 로직 폴딩 기술을 전면 채택한 기린(Kirin) 칩을 선보일 예정이다.
또 타오의 법칙에 기반해 2031년 트랜지스터 밀도가 1.4나노 공정과 같은 수준에 도달할 것이라는 청사진을 내놨다. 대만 TSMC가 2028년 하반기, 삼성전자가 2029년 각각 1.4나노 공정 양산에 들어갈 것으로 예상된다. 화웨이가 성공하면 이들과의 격차는 2~3년으로 좁혀진다.
이는 미국이 반도체 동맹을 통해 네덜란드 ASML의 첨단 EUV 노광장비를 중국에 수출하지 못하도록 막아온 봉쇄 전략을 우회하는 효과도 있다. 업계에서는 해당 장비 없이 5나노 이하 칩을 양산하는 것은 불가능하다는 게 통설이었다.
허 총재는 "올해 우리는 업계 전체를 놀라게 할 무언가를 준비해왔다"며 "거대한 도약"을 예고했다.