22일 업계에 따르면 전날 대만의 정보기술(IT) 매체인 디지타임스는 반도체 장비 사업자들을 인용해 "3나노 반도체 수율 확보에 어려움을 겪고 있는 TSMC가 N3, N3E, N3B 식으로 공정을 구분하고 있지만 현재까지도 문제가 남아 있다"고 밝혔다.
이어 "현재로선 하반기 월 양산 목표를 충족하기 어렵다"면서 "이에 따라 여러 파운드리 고객사들로 하여금 5나노 공정에 머무르게 하거나 기존 4나노급의 N4, N4P, N4X 공정을 확대 적용하고 있다"고 전했다.
실제로 엔비디아는 연내 출시 예정인 그래픽처리장치(GPU) 지포스 RTX40 시리즈의 생산을 위해 TSMC에 90억 달러(약 10조 7600억 원)의 선불금을 지급하고도 5나노 공정을 배당받은 것으로 알려졌다.
TSMC의 최대 고객사인 미국 애플의 차기 아이폰14 시리즈에 들어갈 A16칩도 N4P 공정을 적용하며, 대만의 미디어텍이 스마트폰용 칩셋으로 개발한 디멘시티(Dimensity) 9000 반도체도 N4 공정을 사용하고 있다.
TSMC는 당초 이달부터 대만에서 3나노 공정 생산라인을 가동해 오는 7월부터는 3나노 기술이 적용된 인텔·애플 등의 반도체를 양산할 계획이었다. 세계 최대 파운드리 기업인 TSMC와 기술 경쟁을 벌이고 있는 삼성전자는 이보다 빠른 상반기 내 양산이 목표다.
그러면서 "TSMC는 7나노 이하 반도체 시장에서 9할의 점유율을 보이고 있고 삼성전자는 한자릿수에 불과하다"면서 "하지만 이런 독주는 오랫동안 3나노가 제대로 추진되기 못했기 때문에 더 어렵고 더 큰 투자를 해야 하는 관문을 열게 했다"고 지적했다.
디지타임스는 TSMC 측이 "계획대로 개발되고 있고, 올해 하반기에 양산될 것"이라며 3나노 공정 지연설을 부인했다면서도 "업계는 TSMC가 3나노 공정에서 멀티플랜을 준비하고 지속적으로 수정했지만 수율 등 전반적인 성능 개선 진도가 여전히 예상보다 낮다는 평가를 내놓고 있다"고 전했다.
TSMC가 3나노까지 기존 핀펫(FinFET) 공정을 적용하는 것과 달리, 삼성전자는 칩 면적은 줄이고 소비전력은 감소시키면서 성능은 높인 신기술인 GAA(Gate-All-Around) 기반으로 3나노 반도체를 양산할 계획이다.
TSMC는 2나노부터 GAA 기술을 적용할 예정인 만큼 업계에서는 삼성전자의 GAA 신기술이 TSMC와의 기술 격차를 단숨에 좁히는 승부수가 될 것이라는 평가가 나온다.
디지타임스는 이에 대해 "TSMC는 GAA에 진입하지 않고 공전하고 있다"면서도 "GAA를 적용한 삼성전자의 3나노 공정은 비록 견적이 매우 낮지만 많은 반도체 고객사들이 감히 위험을 감수하지 않을 것으로 전망된다"고 말했다.
이어 "TSMC는 3나노 공정 지연에도 내년까지는 애플과 인텔에 공급할 3나노 반도체를 확실히 양산할 것이며 미디어텍과 엔비디아 등도 주문을 결정했다"며 "반면 삼성전자는 거액의 투자 회수가 어려울 수 있다"고 전망했다.